JD：
按照设计Spec编写验证计划，搭建仿真验证平台；
与设计人员配合，制定验证方案计划，搭建模块、子系统及系统级验证环境；
数字电路模块级和系统级的验证方案、验证环境、验证脚本工具维护和开发；
基于UVM、ARM的SOC系统验证，包括功能场景与低功耗场景；
理解模块及芯片设计规格，查找修复设计缺陷；
协助FPGA及硅片验证，以及软件系统验证；
测试平台开发，基于SystemVerilog的直接测试案例和随机案例设计，生成代码覆盖率和功能覆盖率；
负责部分FPGA code设计和验证；
协助在FPGA验证和芯片验证中的bug分析；
Requirements：
1. 大学本科以上学历，微电子／电子工程／通信工程等相关专业 ；
2. 了解SOC系统架构，掌握MATLAB、C语言 ；
3. 熟练掌握并使用verilog/system-verilog/System-C/C++等验证语言,使用UVM验证方法学；
4. 熟悉基于断言验证方法，能够根据项目要求产生测试计划、产生代码和功能覆盖率；
5. 能够熟练使用脚本语言perl/shell/Makefile/phython等对验证环境进行开发维护；
6. 熟悉VCS/NCSIM/Modelsim/Verdi等仿真调试工具,掌握数字网表前后端的仿真验证调试；
7. 良好的英文沟通能力；
公司简介：
Founded in 2018, founder has 20 years’ IC industry experience, worked for top IC companies like IBM, AMD, Synopsys, Verisilicon, SYNAPSE and Intel as leader, has long-term, solid and positive relationships with all patterners. And the team members most have 10+ years’ IC design experience, merging with the fastest growing technology both in ASIC and SOC field, patterner including AMD, ADI，GlobalFoundries, HiGon, ZTE，GPT, SYNAPSE，MICROPILOT…
Mass production including diverse productions: 7nm/14nm GPU design chip, 28nm high-end graphic chip, 28nm mobile phone chip, 28nm low-power graphic chip, 40nm networking chipset, 55nm mobile chip… we also provide professional, effective and practical consulting service for newly established company.
Now we have Beijing, Shanghai, Nanjing, Chengdu sites, to support flexible and high-efficiency working model both for patterner and employee.