职位信息
岗位职责:
1、解决Synthesis -> Netlist -> GDS的所有问题,与DFT、APR team合作以完成block/chip的实现,到IC tape-out(比重占70%);
2、Chip整合所需的RTL design,包含IO mux、clock architecture、system platform相关IP整合、simulation(比重占30%);
3、Python/Perl流程自动化,将上述工作中碰到的手动流程改进为自动化流程。
岗位要求:
1、硕士及以上学历,电机、电控、电子、资讯工程相关专业;
2、具以下经验(包含学校相关经历)
(1) SOC电路RTL整合经验;
(2) System Bus/Platform/CPU整合经验;
(3) middle end flow (sdc/synthesis/timing closure) 经验。
公司信息
瑞晟微电子为台湾知名上市集成电路设计公司--瑞昱半导体,于苏州工业园区长期策略合作的集成电路设计公司,延续瑞昱半导体以人为本的经营理念,在中国设立集成电路设计公司,以开创中国半导体产业蓬勃发展为愿景,跃升世界***流集成电路设计公司为永续经营目标。
瑞晟微电子成立于2001年12月,位处苏州工业园区, 投资总额5000万美元,以集成电路设计为主要业务,主要产品为芯片。本着以人为本,企业与员工共同成长的信念,目前集成电路研发人员已占公司总人数的90%以上,同时,每位研发人员在进公司后,公司随即对其进行为期3个月至半年的集成电路设计教育训练,而后再以on—job training方式,让同仁透过学习获得成长,由此显见公司对于产品研发方面的重视程度。未来,在中国半导体产业蓬勃发展的基础上,瑞晟微电子将致力于半导体集成电路的研发、芯片的销售与集成电路设计人才的培育,以期在全球半导体产业上占有一席之地。