JD：
ASIC或SoC芯片的模块级和顶层级物理设计；
模块或芯片系统级电源地网络设计和验证；
低功耗物理设计和验证；
前后端时序优化，芯片级时序验证；
模块和顶层版图物理验证，DRC/LVS/ERC等；
完成netlist到GDSII的全流程工作：
floorplan，power planning，place&route，cts, timing closure，power analysis，physical verification，ECO；
Requirements：
大学本科以上学历，微电子／电子工程／通信工程等相关专业 ；
相关的IC后端设计工作经验或tape-out成功经验；
熟悉PNR，STA，DRC，LVS、DRC等流程；
熟悉EDA工具，如 ICC2，Innovus, Primetime, Calibre, redhawk等；
熟练使用tcl/perl/phython等；
良好的英文沟通能力；
公司简介：
Founded in 2018, founder has 20 years’ IC industry experience, team members have 10+ years’ IC design experience, merging with the fastest growing technology both in ASIC and SOC field, patterner including AMD, ADI，HiGon, GPT, SYNAPS，MICROPILOT…
Mass production like 7nm/14nm GPU design chip, 28nm high-end graphic chip, 28nm mobile phone chip, 28nm low