数字前端设计/验证工程师(成都)
1.6-3.2万·14薪
 成都
 在校生/应届生
 硕士
 全职
 招若干人
 更新于11-17
收藏
职位信息

职位名称:数字前端设计/验证工程师
职位描述:
1. 独立完成ASIC功能模块的设计任务,包括:需求分析,架构定义,RTL编码,模块设计,逻辑综合和时序分析;
2. 独立完成ASIC功能模块的验证任务,包括:制定验证方案,搭建测试环境,编写测试用例,仿真debug;
3. 负责芯片顶层及子模块的逻辑综合和时序分析; 以及相关DFT RTL代码编写,扫描链,MBIST电路,边界扫描电路插入,以及测试pattern的生成及仿真等;
4. 作为芯片的设计者,配合系统工程师、物理实现工程师和测试工程师,解决功能验证、平面布置图设计、时序优化/收敛、可测试设计和芯片测试方面的问题。
职位要求:
1. 硕士及以上学历,电子工程或计算机科学相关专业;
2. 熟悉RTL Coding/UVM (Verilog/SystemVerilog);
3. 熟悉ASIC的设计流程,特别是从规格文档到架构定义,再到RTL实现、验证和综合;
4. 熟练应用EDA工具(Synopsys或Cadence):VCS、Xcelium、DC、PT等;
5. 熟悉C/C++语言、perl、python等脚本语言;
6. 熟悉SOC片上总线协议如AMBA、NOC的优先;
7. 有GPU/CPU、ARM、RISC-V等处理器设计背景优先;
8. 有USB、PCIe、Ethernet、DDR、SD/eMMC、SPI、CAN等接口背景的优先;
9. 富有事业心和团队合作精神,良好的中英文听说读写能力。
工作地点:上海/成都/南京/海口
Title: ASIC Design/Verification Engineer
Responsibilities:
1. Independently work on the design of ASIC functional blocks in terms of requirement analysis, architecture definition, RTL coding, block design, logic synthesis, and timing analysis (STA).
2. Independently work on the verification of ASIC functional blocks in terms of verification plan, test bench building up, test case development, simulation, and debugging.
3. Perform logic synthesis and timing analysis of chips and sub-blocks, as well as DFT RTL coding, scan chain/MBIST/boundary scan circuits insertion, and test pattern generation and simulation.
4. Work closely with system engineers, physical implementation designers, and testing engineers to complete functional verification, floorplan design, timing optimization/closure, and DFT & ATE testing.
Requirements:
1. Master's or above degree in EE/CS related majors.
2. Familiar with RTL coding/UVM (Verilog/SystemVerilog).
3. Familiar with the ASIC design flow, including specification, architecture definition, RTL coding, verification, and synthesis.
4. Adept at EDA tools (Synopsys or Cadence), such as VCS, Xcelium, DC, PT etc.
5. Familiar with C/C++, Perl, Python, or other programming language.
6. A knowledge of SOC on-chip bus protocols (AMBA/NOC) is a plus.
7. A knowledge of processor design (GPU or CPU or ARM or RISC-V) is a plus.
8. A knowledge of interfaces such as USB/PCIe/Ethernet/DDR/SD/eMMC/SPI/CAN is a plus.
9. Self-motivated and a good team player. Good communication skills in both Chinese and English in either listening, speaking, reading or writing.
Location: Shanghai/Chengdu/Nanjing/Haikou
工作地址
 四川省成都市高新区天府软件园
应届生安全提醒
求职过程中如果遇到违规收费、信息不实、以招聘名义的培训收费或者微信营销等虚假招聘行为,请保留证据,维护自己的合法权益。谨防上当受骗!
公司信息
芯原微电子(上海)股份有限公司(芯原股份,688521.SH)是一家依托自主半导体IP,为客户提供平台化、全方位、一站式芯片定制服务和半导体IP授权服务的企业。公司拥有自主可控的图形处理器IP(GPU IP)、神经网络处理器IP(NPU IP)、视频处理器IP(VPU IP)、数字信号处理器IP(DSP IP)、图像信号处理器IP(ISP IP)和显示处理器IP(Display Processing IP)这六类处理器IP,以及1,600多个数模混合IP和射频IP。基于自有的IP,公司已拥有丰富的面向人工智能(AI)应用的软硬件芯片定制平台解决方案,涵盖如智能手表、AR/VR眼镜等实时在线(Always-on)的轻量化空间计算设备,AI PC、AI手机、智慧汽车、机器人等高效率端侧计算设备,以及数据中心/服务器等高性能云侧计算设备。为顺应大算力需求所推动的SoC(系统级芯片)向SiP(系统级封装)发展的趋势,芯原正在以“IP芯片化(IP as a Chiplet)”、“芯片平台化(Chiplet as a Platform)”和“平台生态化(Platform as an Ecosystem)”理念为行动指导方针,从接口IP、Chiplet芯片架构、先进封装技术、面向AIGC和智慧出行的解决方案等方面入手,持续推进公司Chiplet技术、项目的研发和产业化。基于公司***的芯片设计平台即服务(Silicon Platform as a Service, SiPaaS)经营模式,目前公司主营业务的应用领域广泛包括消费电子、汽车电子、计算机及周边、工业、数据处理、物联网等,主要客户包括芯片设计公司、IDM、系统厂商、大型互联网公司、云服务提供商等。芯原成立于2001年,总部位于中国上海,在中国和美国设有7个设计研发中心,全球共有11个销售和客户支持办事处,目前员工已超过1,800人。
下载App 查看公司其他职位
公司信息更多职位
img芯原微电子(上海)股份有限公司
民营
电子技术/半导体/集成电路
事业单位上岸交流帖!
希望自己能过面试。
各位有收到短信或者邮件了吗
有人知道什么时候出成绩吗
有大佬到终面了吗?
我的都还没有评估呢,你的第一轮评估结束了吗
下载App 参与互动